单项选择题
A.综合器B.下载器C.仿真器D.适配器
module cnt32（input clk，output reg[31：0]q ）；always @（pos...
单项选择题module cnt32（input clk，output reg[31：0]q ）；always @（posedge clk）q =q +1’b1；endmodule上述HDL程序是用什么语言写的？（）
A.C++B.JavaC.VerilogD.VHDL
顺序语句按照书写顺序执行，并行语句同时执行，与书写顺序无关。
判断题顺序语句按照书写顺序执行，并行语句同时执行，与书写顺序无关。
关于VHDL描述风格的说法正确的有（）。A.三种描述风格分别适用于不同应用场合B.功能描述也称行为描述，最能体...
多项选择题关于VHDL描述风格的说法正确的有（）。
A.三种描述风格分别适用于不同应用场合B.功能描述也称行为描述，最能体现HDL语言的强大建模能力，应用最广泛C.结构化描述最典型的语句就是元件例化，是实现层次化设计顶层模块化描述的利器D.数据流描述适用于比较简单的电路模块设计
