单项选择题
A.单目运算符B.双目运算符C.三目运算符D.多目运算符
除了endmodule语句外，Veriog HDL语言的语句和数据定义的最后必须有（）符号。A.，B.\C.：...
单项选择题除了endmodule语句外，Veriog HDL语言的语句和数据定义的最后必须有（）符号。
A.，B.\C.：D.；
（）是Verilog HDL语言规定的逻辑值，用来表示数字逻辑电路的逻辑状态。A.1、0B.1、0、x/X、z...
单项选择题（）是Verilog HDL语言规定的逻辑值，用来表示数字逻辑电路的逻辑状态。
A.1、0B.1、0、x/X、z/ZC.1、0、？、z/Z、x/XD.1、0、U、x/X
一个常数是4位二进制数1101，在Verilog语言中表示为（）。A.4‘b1101B.4’14C.4‘o1...
单项选择题一个常数是4位二进制数1101，在Verilog语言中表示为（）。
A.4‘b1101B.4’14C.4‘o17D.4’hE
