简答题

试画出下列版图的电路原理图

设1μmCMOS工艺的参数为：栅氧化层厚度35nm，栅氧化层介电常数ε0εox为3.45x10-13F/cm，...

问答题设1μmCMOS工艺的参数为：栅氧化层厚度35nm，栅氧化层介电常数ε₀ε_ox为3.45x10^-13F/cm，电子迁移率500cm²/V.s空穴迁移率200cm²/V.s，阈值电压V_tn=-V_tp=0.8V晶体管最小栅宽3μm，电源电压3V，有两个反相器相连（栅长相等），前一级为最小尺寸，后一级宽长比为前一级的3倍，驱动的负载C_L=10fF，试求反相器链的延迟时间。

画出用多米诺逻辑实现X=AB+C，Y=XD的电路图，并根据下图的输入画出X，Y的波形（不考虑延迟）。

问答题

画出用多米诺逻辑实现X=AB+C，Y=XD的电路图，并根据下图的输入画出X，Y的波形（不考虑延迟）。

下图是一个电路的部分版图，求A到B的总电容，已知某工艺的典型面电容值为：Cox为0.6，金属与衬地为0.03，...

问答题

下图是一个电路的部分版图，求A到B的总电容，已知某工艺的典型面电容值为：C_ox为0.6，金属与衬地为0.03，金属与多晶硅为0.045，金属与扩区为0.05，多晶硅与衬地为0.045，面电容的单位为fF/μm²）。