数据对存储位置的限制比指令的少，因此更便于编译器优化。

预取必须和正常指令的执行并行才有意义。

判断题预取必须和正常指令的执行并行才有意义。

预取必须和正常访存操作并行才有意义。

判断题预取必须和正常访存操作并行才有意义。

伪相联cache具有快速命中与慢速命中两种命中时间。

判断题伪相联cache具有快速命中与慢速命中两种命中时间。