单项选择题
A.CPLD较适用于计数器的动作 B.CPLD的矩阵容量较小 C.FPGA的正反器较多 D.FPGA较适用于译码电路
有关HDL模拟与合成的叙述下列何者错误？（）A.模拟器用以检查HDL设计里的RTL描述动作是否正确B.测试平台...
单项选择题有关HDL模拟与合成的叙述下列何者错误？（）
A.模拟器用以检查HDL设计里的RTL描述动作是否正确 B.测试平台不提供模拟所需的信号给模拟器，而由模拟器自行产生 C.逻辑合成器用以接收正确的模拟结果，产生一个连接表，相当于此设计的逻辑阶层描述 D.逻辑阶层电路利用之前的信号做测试，再和前面模拟做比较看是否相符
VHDL叙述中，“always@（AorB）”，是一种？（）A.连续指定描述B.程序指定（无时脉）描述C.运算...
单项选择题VHDL叙述中，“always@（AorB）”，是一种？（）
A.连续指定描述 B.程序指定（无时脉）描述 C.运算子指定描述 D.循环叙述描述
用PLD，CPLD或是FPGA来设计电路则需要额外的计算机辅助设计工具（CAD）来制造合成程序，可利用的工具不...
单项选择题用PLD，CPLD或是FPGA来设计电路则需要额外的计算机辅助设计工具（CAD）来制造合成程序，可利用的工具不包括下列何者？（）
A.ABEL B.VHDL C.VERILOG D.JTAG
