单项选择题
A.被动式引脚(Passive Pin)B.发射极开路输出引脚(Open Collector Pin)C.集电极开路输出引脚(Open Collector Pin)D.高阻抗引脚(HiZ Pin)
在Altium Designer电路设计里,若将两个或更多个集电极开路输出引脚(Open Collector ...
单项选择题在Altium Designer电路设计里,若将两个或更多个集电极开路输出引脚(Open Collector Pin)连接输出,则会怎样?()
A.产生线“与”功能,称为Wired-ANDB.产生线“或”功能,称为Wired-ORC.电气规则检查时,将产生错误信息D.可能会短路
在Altium Designer电路设计里,若将两个或更多个发射极开路输出引脚(Open Emitter Pi...
单项选择题在Altium Designer电路设计里,若将两个或更多个发射极开路输出引脚(Open Emitter Pin)连接输出,则会怎样?()
在Altium Designer电路设计里,下列哪项属于不允许的设计?()A.输出引脚与电源引脚(Power ...
单项选择题在Altium Designer电路设计里,下列哪项属于不允许的设计?()
A.输出引脚与电源引脚(Power Pin)连接B.集电极开路输出引脚(Open Collector Pin)与集电极开路输出引脚连接C.输出引脚与被动式引脚(Passive Pin)连接D.输出引脚空接