多项选择题
A.尽量使得芯片各处的时钟信号同时翻转B.时钟信号的边沿陡直C.减小时钟信号延时D.用尽量少的线把所有寄存器时钟引脚连在一起就可以
动态时序单元的主要优点有（）。A.时钟负载小B.传播延时和建立时间短C.电路面积小D.时钟重叠时也能正常工作
多项选择题动态时序单元的主要优点有（）。
A.时钟负载小B.传播延时和建立时间短C.电路面积小D.时钟重叠时也能正常工作
当一个正电平锁存器的数据在时钟下降沿之前变化，但不满足建立时间，会出现下列哪种情况？（）A.变化之后的数据最终...
单项选择题当一个正电平锁存器的数据在时钟下降沿之前变化，但不满足建立时间，会出现下列哪种情况？（）
A.变化之后的数据最终写入锁存器B.变化之后的数据最终没有被锁存器保存下来C.时钟下降之后锁存器的值被改写
判断一个电路是否是时序逻辑电路，关键看它（）。A.是否有时钟信号B.是否存在反馈C.是否具有记忆功能D.是否输...
单项选择题判断一个电路是否是时序逻辑电路，关键看它（）。
A.是否有时钟信号B.是否存在反馈C.是否具有记忆功能D.是否输出结果随时钟不断变化
