单项选择题
A.reg [8：0]Storage[256：0]；B.reg [7：0]Storage[255：0]；C.reg [255：0]Storage[7：0]；D.reg [256：0]Storage[8：0]；
Verilog HDL中的多个always语句是并行的，其内部包含的语句是（）执行的。A.并行B.串行C.并行...
单项选择题Verilog HDL中的多个always语句是并行的，其内部包含的语句是（）执行的。
A.并行B.串行C.并行或串行
以下关于阻塞赋值和非阻塞赋值说法正确的是（）A.阻塞赋值是串行的B.非阻塞赋值是并行的C.非阻塞赋值只能描述时...
多项选择题以下关于阻塞赋值和非阻塞赋值说法正确的是（）
A.阻塞赋值是串行的B.非阻塞赋值是并行的C.非阻塞赋值只能描述时序逻辑电路D.阻塞赋值用来描述组合逻辑，但也可以描述时序逻辑
FPGA和CPLD中，采用查找表结构LUT的器件是（），采用与或阵列结构的是（），保密性较好的是（），输入到输...
填空题FPGA和CPLD中，采用查找表结构LUT的器件是（），采用与或阵列结构的是（），保密性较好的是（），输入到输出延时固定可预测的是（），规模大、触发器数量较多的是（），采用分段式布线、灵活布线但时序更难规划的是（）。
