多项选择题
A.Output timeB.Hold timeC.Input timeD.CLK-to-Q time
假设一个基本逻辑门延迟为T,4-bit超前进位加法器产生和的门延迟为:()A.3TB.4TC.5TD.7T
单项选择题假设一个基本逻辑门延迟为T,4-bit超前进位加法器产生和的门延迟为:()
A.3TB.4TC.5TD.7T
假设一个基本逻辑门延迟为T,超前进位加法器计算Ci+1产生的门延迟为:()A.3TB.5TC.6TD.7T
单项选择题假设一个基本逻辑门延迟为T,超前进位加法器计算Ci+1产生的门延迟为:()
A.3TB.5TC.6TD.7T
对于4-bit超前进位加法器,如何用生成信号Gi和传播信号Pi表示C2:()A.G1+P1+P0B.P1·G...
单项选择题对于4-bit超前进位加法器,如何用生成信号Gi和传播信号Pi表示C2:()
A.G1+P1+P0B.P1·G0+P1·P0·C0C.G1+P1·G0+P1·P0·C0D.G1+P1+P0·C0·G0