单项选择题
A.定义变量clkB.设置时钟变量C.将时钟信号的引脚锁定到G21D.同步clk引脚到G21
错误提示：Error （12007）：Top-level design entity "CNT4b"is un...
单项选择题错误提示：Error （12007）：Top-level design entity "CNT4b"is undefined可能是以下哪种错误？（）
A.变量类型定义错误B.变量CNT4b未定义C.未设置顶层实体D.顶层实体模块未定义
从代码always@（posedge CLK or negedge RST）可以看出（）。A.RST是同步信号...
单项选择题从代码always@（posedge CLK or negedge RST）可以看出（）。
A.RST是同步信号，高电平有效B.RST是异步信号，低电平有效C.RST是同步信号，下降沿有效D.RST是异步信号，下降沿电平有效
若底层的模块语句和参数表述为module SUB #（parameter S1=5，parameter S2=...
单项选择题若底层的模块语句和参数表述为module SUB #（parameter S1=5，parameter S2=8，parameter S3=1）（A，B，C）；在上层的例化语句中的表述为SUB #（.S1（7），.S2（3），.S3（9））U1（.A（AP），.B（BP），.C（CP））；则例化后，S2给定的值为（）。
A.8B.3C.9D.7
