问答题
EDA工具来完成综合的。
是否任意抽象的符合语法的Verilog模块都可以通过综合工具转变为电路结构？
问答题是否任意抽象的符合语法的Verilog模块都可以通过综合工具转变为电路结构？
为什么可以用比较抽象的描述来设计具体的电路结构？
问答题为什么可以用比较抽象的描述来设计具体的电路结构？
为什么说可以用Verilog构成非常复杂的电路结构？
问答题为什么说可以用Verilog构成非常复杂的电路结构？
