计算题 利用1M×8位的SRAM芯片，设计一个1M×16位的存储器，画出地址总线、数据总线、控制总线（片选CS#、访存允许E#、读写命令R/W#）的连接图。数据总线、地址总线均用双线表示，标注其宽度。

CPU的地址总线16根（A15-A0，A0是低位），双向数据总线16根（D15-D0），控制总线中与主存有关的...

问答题

CPU的地址总线16根（A₁₅-A₀，A₀是低位），双向数据总线16根（D₁₅-D₀），控制总线中与主存有关的信号有\MREQ（允许访存，低电平有效），R/W（高电平读命令，低电平写命令）。主存地址空间分配如下：0～8191为系统程序区，由EPROM芯片组成，从8192起一共32k地址空间为用户程序区，最后（最大地址）4k地址空间为系统程序工作区。上述地址为10进制，按字编址。现有如下芯片：

请从上述芯片中选择芯片设计该计算机主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及译码器）。

图中所示为双总线结构机器的数据通路，各构成部件如图，线上标注有小圈表示有控制信号，未标字符的线为直通线。“AD...

问答题

图中所示为双总线结构机器的数据通路，各构成部件如图，线上标注有小圈表示有控制信号，未标字符的线为直通线。“ADD R2，R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图。

一台模拟机的数据通路如图所示，其中ALU完成加、减、传送（X）三种操作，MUX是三选一多路开关，R1～R3是通...

问答题

一台模拟机的数据通路如图所示，其中ALU完成加、减、传送（X）三种操作，MUX是三选一多路开关，R1～R3是通用寄存器。RAM是双端口存储器，其中DRAM为数据存储器（CE1为读写使能，RD/WE#为读/写命令），IRAM为指令存储器（只读）。AR为数据地址存储器，PC为程序计数器（具有自动加1功能），IR为指令寄存器。所有的单箭头为控制微命令。画出存数指令“STA（R3），R2”的指令周期流程图，标明建立数据通路的微命令。PC中已存放指令地址，DRAM的数据地址由R3提供，写入数据由R2提供。