多项选择题
A.针对工程设计文件进行编译和综合B.检查TestBench程序的错误C.生成用于完成时序仿真的网表文件D.弹出仿真波形
以下属于Verilog仿真流程的是（）。A.程序输入B.程序编译C.仿真库管理D.仿真E.波形或数据的结果显示
多项选择题以下属于Verilog仿真流程的是（）。
A.程序输入B.程序编译C.仿真库管理D.仿真E.波形或数据的结果显示
由于状态机的剩余状态的处理会不同程度的耗用逻辑资源，要求状态机设计过程中需要考虑：（）。A.选用状态机的结构类...
多项选择题由于状态机的剩余状态的处理会不同程度的耗用逻辑资源，要求状态机设计过程中需要考虑：（）。
A.选用状态机的结构类型B.状态机编码方式选择C.状态机容错技术几系统的工作速度D.资源利用率
以下是QuartusII提供的调试工具的是（）。A.Signal ProbeB.Signal Tap IIC....
单项选择题以下是QuartusII提供的调试工具的是（）。
A.Signal ProbeB.Signal Tap IIC.In-System Memory Content EditorD.In-System Sources and Probes
