将几个D 触发器进行串接，前一级触发器的输出与后一级触发器的输入连接起来，就构成了移位寄存器。（）

设计一个60进制的计数器，至少有4个无效状态。（）

判断题设计一个60进制的计数器，至少有4个无效状态。（）

寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。（）

判断题寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。（）

时序电路中必须包含（）。A.触发器B.组合逻辑电路C.移位寄存器D.译码器

单项选择题时序电路中必须包含（）。