​某时序电路由4个D触发器构成，其状态图中最多有（）个状态构成循环。

​设计初始值为3的5进制加计数器，可以使用（）。A.74160B.74161C.74290D.74192

多项选择题​设计初始值为3的5进制加计数器，可以使用（）。

‌采用反馈清零法设计m进制计数器时，芯片的ABCD四个引脚（）。A.必须全部接高电平B.必须同时接低电平C.可...

单项选择题‌采用反馈清零法设计m进制计数器时，芯片的ABCD四个引脚（）。

设计一个初始值为5的8进制加计数器，若选用同步置数的十进制芯片，则采样值应该取（）。A.8B.2C.10D.5

单项选择题设计一个初始值为5的8进制加计数器，若选用同步置数的十进制芯片，则采样值应该取（）。