计算题某计算机系统r内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns。已知在段给定的时间内，CPU共访问内存4500次，其中340次访问主存，问：【＊，★，2016考研解析，编号3.5.1】 Cache-主存系统的效率是多少？

CPU访问内存的平均访问时间是多少？

问答题CPU访问内存的平均访问时间是多少？

Cache的命中率是多少？

问答题Cache的命中率是多少？

已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成12...

问答题已知该机已有8K×16位的ROM存储器，地址处于主存的最高端；现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，起始地址为00000H，假设SRAM芯片有CS#（片选，低电平有效）和WE#（写使能，低电平有效）信号控制端；试写出RAM、ROM的地址范围，并画出SRAM、ROM与CPU的连接图，请标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。