简答题 利用verilog语言设计一个1/2分频器。