多项选择题
由74161构成的时序电路如图所示，试问该电路中74161的输出端QD相对于时钟输入CLK是几分频？QD输出信号的占空比是多少？（）
A.QD相对于时钟输入CLK是10分频B.QD输出信号的占空比是50%或1/2C.QD输出信号的占空比是25%或1/4D.QD相对于时钟输入CLK是8分频
自选器件设计一个串入串出电路，要求该电路的输出信号F比输入信号X延迟3个CLK时钟周期。正确的电路有（）。A....
多项选择题自选器件设计一个串入串出电路，要求该电路的输出信号F比输入信号X延迟3个CLK时钟周期。正确的电路有（）。
A.B.C.D.
由74160构成的分频电路如图所示，CLK输入信号频率为10KHz，X为控制信号。分析该电路在X=0和X=1时...
由74160构成的分频电路如图所示，CLK输入信号频率为10KHz，X为控制信号。分析该电路在X=0和X=1时的计数模值M和输出频率f分别为（）。
A.X=1，M=20，f=500HzB.X=0，M=100，f=100HzC.X=1，M=50，f=200HzD.X=0，M=10，f=1000Hz
一个时序电路的状态图如图所示，分析该状态图（设初态为S0）。该电路为（）。A.100序列检测器状态图B.输入...
一个时序电路的状态图如图所示，分析该状态图（设初态为S0）。该电路为（）。
A.100序列检测器状态图B.输入序列X和输出Z的径迹关系：C.001序列检测器状态图D.输入序列X和输出Z的径迹关系：
