计算题 选择触发器设计一个同步时序电路，用它来检测二进制序列，当电路连续收到4个1时，电路输出1。

有一时序逻辑的原始状态图如题图所示，请将这一原始状态图转换成原始状态表，用隐含表进行化简，并列出简化状态表。

问答题

有一时序逻辑的原始状态图如题图所示，请将这一原始状态图转换成原始状态表，用隐含表进行化简，并列出简化状态表。

有一时序逻辑的原始状态图如题图所示，试画出原始状态表，用隐含表进行化简，列出简化状态表并用JK触发器设计。

问答题

有一时序逻辑的原始状态图如题图所示，试画出原始状态表，用隐含表进行化简，列出简化状态表并用JK触发器设计。

有一时序逻辑的原始状态图如题图所示，请将这一原始状态图转换成原始状态表，用隐含表进行化简，并列出简化状态表。

问答题

有一时序逻辑的原始状态图如题图所示，请将这一原始状态图转换成原始状态表，用隐含表进行化简，并列出简化状态表。