多项选择题
A.信号传递延迟主要由路径上的电容影响B.信号传递延迟主要由电荷的移动速度影响C.信号传递过程需要为相应路径上电容进行充放电，需要花费时间D.信号传递过程电荷需要通过较长连接线，需要花费时间
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）。A.4B.6C.9D.13
单项选择题
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）。
A.4B.6C.9D.13
集成电路的对等性设计要求（）。A.高电平输出电阻与低电平输出电阻相同B.输出高电平容限与输出低电平容限相同C....
多项选择题集成电路的对等性设计要求（）。
A.高电平输出电阻与低电平输出电阻相同B.输出高电平容限与输出低电平容限相同C.高电平输出电流与低电平输出电流相同D.高电平驱动能力与低电平驱动能力相同
采用集成块在印制板上进行连线设计通常属于（）。A.SSI设计B.MSI设计C.VLSI设计D.基于FPGA的可...
多项选择题采用集成块在印制板上进行连线设计通常属于（）。
A.SSI设计B.MSI设计C.VLSI设计D.基于FPGA的可编程设计
