判断题
错误(↓↓↓ 点击‘点击查看答案’看答案解析 ↓↓↓)
高速缓冲存储器（Cache）是介于CPU和内存之间的缓冲器，一般由PROM组成。（）
判断题高速缓冲存储器（Cache）是介于CPU和内存之间的缓冲器，一般由PROM组成。（）
存储器与I/O接口的地址译码，目的是保证CPU能对（）和（）正确寻址。
填空题存储器与I/O接口的地址译码，目的是保证CPU能对（）和（）正确寻址。
AEN地址允许信号为（）电平是I/O译码的必要条件，这表示（）占用总线周期。
填空题AEN地址允许信号为（）电平是I/O译码的必要条件，这表示（）占用总线周期。
