用逻辑门描述一个全加器，是属于哪个设计层次（）

Verilog RTL代码经过综合后生成（）A.行为及代码B.门级网表C.PCBD.二进制指令序列

单项选择题Verilog RTL代码经过综合后生成（）

PCB布局时，两个元件之间间隔太小的话就会变成红色表示违反规则。（）

判断题PCB布局时，两个元件之间间隔太小的话就会变成红色表示违反规则。（）

原理图中具有相同的网络标号的导线，没有连接在一起，不能当作同一条导线。（）

判断题原理图中具有相同的网络标号的导线，没有连接在一起，不能当作同一条导线。（）