含异步复位控制信号rst的D触发器，异步复位控制信号rst必须写在过程语句敏感表中。

posedge clk是时钟下降沿敏感的表述，negedge clk是时钟上升沿敏感的表述。

判断题posedge clk是时钟下降沿敏感的表述，negedge clk是时钟上升沿敏感的表述。

posedge clk是时钟上升沿敏感的表述，negedge clk是时钟下降沿敏感的表述。

判断题posedge clk是时钟上升沿敏感的表述，negedge clk是时钟下降沿敏感的表述。

要设计出能产生独立控制的多通道的三态总线电路必须使用并行语句结构，包括并行的always语句或assign语句...

判断题要设计出能产生独立控制的多通道的三态总线电路必须使用并行语句结构，包括并行的always语句或assign语句。