如图所示逻辑电路中，当输出F＝0时，输入A、B、C、D、E必须是（）。

由两个主从型JK触发器组成的逻辑电路如图所示，设Q1、Q2的初始态是00。已知输入信号A和脉冲信号cp的波形如...

单项选择题

由两个主从型JK触发器组成的逻辑电路如图所示，设Q₁、Q₂的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示，当第二个cp脉冲作用时Q₁Q₂将变为（）。

D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为（）。 A.1B.cpC...

单项选择题

D触发器的应用电路如图所示，设输出Q的初值为0，那么，在时钟脉冲cp的作用下，输出Q为（）。

晶体管非门电路如图所示，已知Ucc＝15V，UB＝－9V，Rc＝3kΩ，RB＝20kΩ，β＝40，当输入电压U...

单项选择题

晶体管非门电路如图所示，已知U_cc＝15V，U_B＝－9V，R_c＝3kΩ，R_B＝20kΩ，β＝40，当输入电压U1＝5V时，要使晶体管饱和导通，R_x的值不得大于（）kΩ。（设U_BE＝0.7V，集电极和发射极之间的饱和电压U_ces＝0.3V）