计算题 试用上升沿触发的D触发器和门电路设计一个同步三进制减计数器。

一时序电路如图所示，试画出在CP作用下Q0、Q1、Q2和Z的波形，设各触发器的初态为0。

问答题

一时序电路如图所示，试画出在CP作用下Q₀、Q₁、Q₂和Z的波形，设各触发器的初态为0。

试用下降沿触发的JK触发器和最少的门电路实现图所示的Z1和Z2输出波形。

问答题

试用下降沿触发的JK触发器和最少的门电路实现图所示的Z₁和Z₂输出波形。

某同步时序电路的状态图如图所示，试写出用D触发器设计时的最简激励方程组。

问答题

某同步时序电路的状态图如图所示，试写出用D触发器设计时的最简激励方程组。