问答题
因为Verilog可描述顺序执行和并行执行的程序结构；用延迟表达式或事件表达式来明确地控制过程的启动时间；......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
如果不用initial块，能否产生测试时钟？
问答题如果不用initial块，能否产生测试时钟？
如何产生连续的周期性测试时钟？
问答题如何产生连续的周期性测试时钟？
在引用实例模块的时候，如何在主模块中连接信号线？
问答题在引用实例模块的时候，如何在主模块中连接信号线？
