问答题

简答题在进程中只有当敏感信号是沿触发（即上升沿或下降沿）时，此时综合为时序电路；而在进程中只有当敏感信号是电平沿触发时，此时综合为组合电路。

【参考答案】

这是因为，在Verilog语言中，它是为电路设计而设计的一门语言，它如高级语言不同，若循环的次数不确定，则会带来不确定的......

(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)

verilog