用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。

下列电路中不属于时序逻辑电路的是（）。A.计数器B.全加器C.寄存器D.分频器

单项选择题下列电路中不属于时序逻辑电路的是（）。

某逻辑电路如图7-62所示，若输入A=1，B=0，则输出F1和F2分别为（）。 A.F1=0，F2=0B.C....

单项选择题

某逻辑电路如图7-62所示，若输入A=1，B=0，则输出F1和F2分别为（）。

基本门如图7-61a所示，其中，数字信号A由图7-61b给出，那么，输出F为（）。 A.1B.0C.D.

单项选择题

基本门如图7-61a所示，其中，数字信号A由图7-61b给出，那么，输出F为（）。