问答题
设计一个并行判优电路即可。如下图如P0-P3为四条总线请求线，优先由高到低。G.0-......
(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)
假定一个32位微处理器的外部处理器总线的宽度为16位，总线时钟频率为40MHz，假定一个总线事务的最短周期是4...
问答题假定一个32位微处理器的外部处理器总线的宽度为16位，总线时钟频率为40MHz，假定一个总线事务的最短周期是4个总线时钟周期，该处理器的最大数据传输率是多少？如果将外部总线的数据线宽度扩展为32位，那么该处理器的最大数据传输率提高到多少？这种措施与加倍外部总线时钟频率的措施相比，哪种更好？
VAXSBI总线采用分布式的自举裁决方案，总线上每个设备有惟一的优先级，而且被分配一根独立的总线请求线REQ，...
问答题VAXSBI总线采用分布式的自举裁决方案，总线上每个设备有惟一的优先级，而且被分配一根独立的总线请求线REQ，SBI有16根这样的请求线（REQ0，…REQ15），其中REQ0优先级最高，请问：最多可有多少个设备连到这样的总线上？为什么？
假设一个同步总线的时钟频率为50MHz，总线宽度为32位，该总线的最大数据传输率为多少？若要将该总线的带宽提高...
问答题假设一个同步总线的时钟频率为50MHz，总线宽度为32位，该总线的最大数据传输率为多少？若要将该总线的带宽提高一倍，可以有哪几种方案？
