单项选择题
A.所有输入信号B.全部信号C.所有输出信号D.任选部分信号
在always过程语句中，若定义某变量为异步低电平敏感信号，则在if条件语句中应该对敏感信号表中的信号有匹配的...
判断题在always过程语句中，若定义某变量为异步低电平敏感信号，则在if条件语句中应该对敏感信号表中的信号有匹配的表述。
对于BCD码加法器的设计，如果低位BCD码的和大于等于9，则使和加上6，且有进位。
判断题对于BCD码加法器的设计，如果低位BCD码的和大于等于9，则使和加上6，且有进位。
下列哪些是Verilog中的循环语句关键词（）A.whileB.forC.parameterD.repeat
多项选择题下列哪些是Verilog中的循环语句关键词（）
A.whileB.forC.parameterD.repeat
