VHDL作为一种硬件描述语言，其所有语句经过逻辑综合后都会变成对应的硬件电路。

对于VHDL的编译器和综合器来说，程序文字的大小写是不加区分的。

判断题对于VHDL的编译器和综合器来说，程序文字的大小写是不加区分的。

VHDL对设计的描述具有相对独立性，因此设计者可以不懂硬件的结构，也不必管最终设计的目标器件是什么。

判断题VHDL对设计的描述具有相对独立性，因此设计者可以不懂硬件的结构，也不必管最终设计的目标器件是什么。

比较常用硬件描述语言有（）A.VerilogHDLB.C++C.VHDLD.ABEL

多项选择题比较常用硬件描述语言有（）