简答题

画出传输门结构全加器的电路图，已知下图中的P=A⊕B。

计算下列逐位进位加法器的延迟，并指出如何减小加法器的延迟。

问答题

计算下列逐位进位加法器的延迟，并指出如何减小加法器的延迟。

根据下列电路图写出SUM和C0的逻辑关系式，并根据输入波形画出其SUM和C0的输出波形。

问答题

根据下列电路图写出SUM和C₀的逻辑关系式，并根据输入波形画出其SUM和C₀的输出波形。

根据多路开关真值表画出其传输门结构的CMOS电路图。

问答题

根据多路开关真值表画出其传输门结构的CMOS电路图。