某机器的总线结构如图所示。设计“ADDR（R2），R1”的指令周期流程图。该指令的含义是进行求和操作，R1+（R2）—>R1，一个源操作数在R1中，另一个源操作数的地址在R2中，运算结果送到R1中。

已知某DRAM芯片的内部结构为128×128，存取周期为1us。试分析：
（1）若采用集中式刷新方式，刷新时间间隔为1ms，则读写时间和刷新时间分为多少个周期？死区占多少时间？
（2）若采用分散式刷新方式，则相邻两行之间的刷新间隔是多少？

设某处理器具有四段指令流水线：IF（取指令）、ID（指令译码及取操作数）、EXE（ALU执行）和WB（结果写回），每一个子过程的执行时间为T，现处理器执行如下指令序列：

（1）如果采用非流水线技术，处理器执行这3条指令需要多长时间？
（2）能否采用流水线技术进行改进，以提高执行速度？若能，请分析可能存在的问题及解决方法。若不能，请说明理由。