若CMOS单元的设计指标为：
输入高电平最小值2.8V 输入低电平最大值2.3V
输出高电平最小值3.9V 输出低电平最大值0.7V
则高电平噪声容限为（）。

A.y=（a+b.c）’
B.y=a+b+c
C.y=a+b+c’
D.y=a‘+b

A.在CMOS结构中，当2个输入控制的NMOS器件构成串联时，这2个变量控制的PMOS器件一定是并联
B.在CMOS基本结构中，每个输入一定控制2个MOS器件
C.CMOS结构形成的NAND4中，所有PMOS器件都形成串联
D.连接有上拉电阻的开路门单元的可能输出状态为高阻态、低电平状态和高电平状态

A.y=（a+b）.（c+d）
B.y=（a.b+c.d）’
C.y=a.b+c.d
D.y=（（a+b）.（c+d））’