填空题
组合逻辑电路；时序逻辑电路
一个基本RS触发器在正常工作时，它的约束条件是，则它不允许输入=（）且=（）的信号。
触发器有两个互补的输出端Q、，定义触发器的1状态为（），0状态为（），可见触发器的状态指的是（）端的状态。
微信扫一扫,加关注免费搜题
，则它不允许输入
=（）且
=（）的信号。
，定义触发器的1状态为（），0状态为（），可见触发器的状态指的是（）端的状态。
