欢迎来到牛牛题库网
牛牛题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
工学
>
动力与电气工程
>
现场可编程逻辑门阵列（FPGA）
搜题找答案
填空题
FPGA/CPLD设计流程为：原理图/HDL文本输入→（）→综合→适配→（）→编程下载→硬件测试。
【参考答案】
功能仿真；时序仿真
点击查看答案
上一题
目录
下一题
相关考题
填空题
Verilog HDL常用两大数据类型：（）、（）。
填空题
Verilog HDL中的端口类型有三类：（）、（）、输入/输出端口。
填空题
有限状态机可分为（）状态机和（）状态机两类。
关注
顶部
微信扫一扫,加关注免费搜题
