设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读/写控制信号（高电平为读，低电平为写）。现有存储芯片：2K*4位RAM、8K*8位RAM和2K*8位ROM、4K*8位ROM及74138译码器和其他门电路（可自定），画出CPU与存储器的连接图，要求如下：
（1）主存地址空间分配：A800H-AFFFH为系统程序区；B000H-BFFFH为用户程序区；
（2）合理选用上述存储芯片，说明选用芯片的数量；
（3）详细描述出各存储芯片的片选逻辑；
（4）详细画出CPU与该存储器连接的逻辑结构图。