欢迎来到牛牛题库网 牛牛题库官网
logo
搜索
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

多项选择题

下面不可综合的语句是（）

A.always
B.assign
C.timescale
D.initial

点击查看答案
上一题 目录 下一题

相关考题

多项选择题
对于’timescale 10ns/1ns的解释正确的是（）

A.该语句用于设置仿真时间参数
B.该语句不可综合
C.仿真单位是10ns，仿真精度是1ns
D.仿真时间长度是10ns，仿真精度是1ns
多项选择题
Verilog模型可以描述数字电路的系统级、（）。

A.算法级
B.RTL级
C.门级
D.开关级
单项选择题
对于千万门以上的特大型系统级设计，（）语言更为适合。

A.VerilogHDL
B.VHDL
C.汇编语言
D.C++
微信小程序免费搜题

All Rights Reserved 版权所有©牛牛题库网(nntiku.com)

备案号：湘ICP备2022003000号-1

微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题