欢迎来到牛牛题库网 牛牛题库官网
logo
全部科目 > 大学试题 > 计算机科学 > verilog-数字系统设计课程

问答题

简答题

如何在Verilog测试模块中,利用文件的读写产生预定格式的信号,并记录有测试价值的信号?

【参考答案】

Verilog提供了系统任务来选择要转储的模块实例或模块实例信号(dumpvars),选择VCD文件的名称($dumpf......

(↓↓↓ 点击下方‘点击查看答案’看完整答案 ↓↓↓)

点击查看答案
微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题