欢迎来到牛牛题库网
牛牛题库官网
登录
注册
首页
经济师考试
会计职称考试
统计师考试
审计师考试
保险考试
全部科目
>
大学试题
>
工学
>
动力与电气工程
>
组合逻辑电路
搜题找答案
判断题
在数字逻辑电路中，信号只有“高”、“低”电平两种取值。
【参考答案】
正确
(↓↓↓ 点击‘点击查看答案’看答案解析 ↓↓↓)
点击查看答案&解析
上一题
目录
下一题
相关考题
判断题
数字集成电路由TTL和CMOS两大系列，它们对电源电压的要求是一样的。
单项选择题
主从JK触发器的初态为0，JK=01时，经过2021个触发脉冲后，其状态变化及输出状态为（）
A.一直为0
B.由0变为1，然后一直为1
C.在0、1间翻转，最后为1
D.在0、1间翻转，最后为0
单项选择题
主从JK触发器的初态为0，JK=11时，经过2020个触发脉冲后，其状态变化及输出状态为（）
A.一直为0
B.由0变为1，然后一直为1
C.在0、1间翻转，最后为1
D.在0、1间翻转，最后为0
关注
顶部
微信扫一扫,加关注免费搜题
