欢迎来到牛牛题库网 牛牛题库官网
logo
搜索
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

单项选择题

FPGA设计优化中，从输入到输出经过的延时最长的逻辑路径称之为（）

A.延时路径
B.最长路径
C.关键路径

点击查看答案
上一题 目录 下一题

相关考题

单项选择题
若某组合逻辑电路输入输出延时大约40ns，理论上采用4级流水线优化后，电路的最高工作频率可达到多少？（）

A.100MHz
B.25MHz
C.16MHz
D.160Mhz
单项选择题
完整的条件语句将产生组合逻辑电路，不完整的条件语句会产生（）

A.时序逻辑电路
B.组合逻辑电路
C.错误逻辑
多项选择题
VerilogHDL设计电路有哪几种设计方法（）

A.自顶向下的方法
B.自底向上的方法
C.综合设计的方法
微信小程序免费搜题

All Rights Reserved 版权所有©牛牛题库网(nntiku.com)

备案号：湘ICP备2022003000号-1

微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题