欢迎来到牛牛题库网 考试题库官网
全部科目 > 大学试题 > 工学 > 电子与通信技术 > EDA技术

单项选择题

在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面哪个赋值语句是错误的。()。

A.idata<=“00001111”
B.idata<=b”0000_1111”
C.idata<=X”AB”
D.idata<=B”21”

点击查看答案

相关考题