给了reg的Setup和Hold时间，求中间组合逻辑的Delay范围。

【参考答案】

假设时钟周期为Tclk，reg的Setup和Hold时间分别记为Setup和Hold。则有：