逻辑设计中，组合逻辑的完成除了使用基本逻辑闸外，也可以使用？（）

A.5A、A5
B.55、AA
C.0F、F0
D.00、FF

A.CPLD较适用于计数器的动作
B.CPLD的矩阵容量较小
C.FPGA的正反器较多
D.FPGA较适用于译码电路

A.模拟器用以检查HDL设计里的RTL描述动作是否正确
B.测试平台不提供模拟所需的信号给模拟器，而由模拟器自行产生
C.逻辑合成器用以接收正确的模拟结果，产生一个连接表，相当于此设计的逻辑阶层描述
D.逻辑阶层电路利用之前的信号做测试，再和前面模拟做比较看是否相符