填空题
对于一般的动态逻辑电路，逻辑部分由输出低电平的（）网组成，输出信号与电源之间插入了栅控制极为时钟信号的（），逻辑网与地之间插入了栅控制极为时钟信号的（）
【参考答案】
NMOS；PMOS；NOMS
点击查看答案
