单项选择题

对于一个组成N位加法器当中全加器电路来说，它的关键路径是（）。

A.加数到和的路径
B.加数到进位输出的路径
C.进位输入到和的路径
D.进位输入到进位输出的路径

点击查看答案&解析

上一题目录下一题

多项选择题

A.AB+C（A+B）
B.AB+C（A^B）
C.A+B+C
D.A^B^C

多项选择题

A.增加时钟线与其它互连线的间距
B.增加时钟线的宽度
C.时钟驱动器旁边放置去耦电容
D.在时钟线两侧放置地线
E.时钟线绕线时进行RC匹配

单项选择题

A.通过增加互连线的分支降低布线难度
B.通过均衡时钟信号的路径延时使得时钟偏差最小化
C.把时钟信号均匀的分散到芯片各处
D.使得每个分支上的时钟驱动器数量相等