TTL门电路在高电平输入时，其输入电流很小（74系列每个输入端的输入电流约为40μA）。

如图所示的电路，虚线框内是CMOS门电路构成的微分型单稳态触发器；单稳态触发器的反相输出作为D触发器的时钟；试分析：
（1） 设R=30kΩ，C=0.1μF，CMOS门限为V_TH=V_DD/2，R_d·C_d<<R·C，求单稳态触发器输出脉冲的宽度T_W；（计算中取 ln2 ≈0.69）
（2） 根据图中v_I的波形，绘出和v_O的波形。

设现有 正边沿触发的JK触发器和与非门元件，数目不限。如图，给定时钟脉冲序列CLK，请设计 同步时序逻辑电路，以实现Y₁和Y₂的波形输出。 
（1）根据设计需求，请简要说明电路设计的思路； 
（2）推导出电路的状态方程、输出方程、驱动方程，并要求驱动逻辑最简； 
（3）绘制出电路的原理图，并要求能够自启动。