晶振电路布局布线要求（）A.晶振下面不能有非地外的走线或过孔；B.晶振输出时钟最好接一个负

多项选择题

晶体电路布局布线要求（）。

A.确保走线STUB最短，并放在晶体与IC之间；
B.晶体走线要越短越好，最长不超过1000mil；
C.晶体的两个输出信号按照类差分走线，线宽要适当加粗并包地；

多项选择题

电源、地处理整体要求（）。

A.电源层相对地层內缩必须≥20Mil；
B.孤立铜皮无需删除；
C.保证层叠对称性，避免翘曲；
D.过孔和压接孔可以采用全连接；

多项选择题

BGA区域布线设计原则（）。

A.走线尽量以最短的距离走出BGA区域，少在BGA区域内穿越；
B.走线尽量以直线方式出线，且走在两个过孔中间位置；
C.滤波电容走线尽量不共用过孔，且走线要短；
D.电源走线流向应先经过储能大电容再进入BGA内供电；

多项选择题

BGA芯片布局主体要求有（）。

A.一般设计在B面（PrimarySide）；
B.A面（SecondarySide）主要放置一些小器件；
C.BGA距离其它器件间距建议5mm以上（最少3mm）；
D.Pitch小于0.8mm的BGA应该单独设计两个对角光学点；

多项选择题

布局规划中，通常有以下梳理过程和方法（）。

A.通过原理图，梳理功能要求；
B.根据客户需求和原理图，输出信号功能框图和电源树；
C.梳理布局模块框图，展现出各模块之间的布局思路；

多项选择题

在布局规划的过程中，通常可以从以下几大功能模块进行梳理（）。

A.输入模块；
B.输出模块；
C.电源模块；
D.信号处理模块；
E.时钟及复位模块

多项选择题

BGA芯片电容布局应遵循以下原则（）。

A.每个电源管脚都有一个滤波电容；
B.容值越小的电容越靠近管脚放置；
C.容值大的储能电容，可以在BGA外靠近入口处放置
D.电容应放置在过孔的中间位置，保证焊盘与过孔之间的间距最大；

多项选择题

BGAFanout原则（）。

A.BGA分为4个象限，每个象限向外扇出；
B.留出中间的十字通道；
C.如果内层走线层较少，BGA前两排可以采用TOP走线引出；
D.如果BGA内电容较多，可以采用2个焊盘共用一个过孔（极限3个）；
E.扇出的过孔放置在四个焊盘正中间位置；

多项选择题

PCB的成本相关因素为（）。

A.表面处理方式；
B.最小线宽线距；
C.过孔大小及数量；
D.层数

多项选择题

可有效减小串扰的方法为（）。

A.减少平行线长度；
B.相邻层正交走线；
C.3W原则；
D.增加PP厚度

多项选择题

以下关于我*司层面命名正确的有（）。

A.ART02；
B.GND02；
C.ART_2；
D.PWR07

多项选择题

不允许在器件面区域内走无关非地线的器件有（）。

A.电感；
B.晶体；
C.晶振；
D.连接器

单项选择题

单面贴片的PCB需放置（）个Mark点。

A.2；
B.3；
C.4；
D.6

多项选择题

以下对丝印摆放描述正确的有（）。

A.不能重叠；
B.不能被元器件覆盖；
C.不允许交叉；
D.与器件对应

单项选择题

Mark点摆放要求有（）。

A.对称的对角线上；
B.被绿油覆盖；
C.不被丝印覆盖；
D.放在器件底下

单项选择题

关于3W以下说法正确的是（）。

A.走线中心间距为3倍线宽；
B.走线边沿间距为3倍线宽；
C.3倍线到参考层的距离；
D.3倍线到板边的距离

单项选择题

基铜为1oz时，丝印字符大小的推荐值为（）。

A.5/26；
B.5/30；
C.6/45；
D.6/50

多项选择题

本体投影区所有层禁布的器件有（）。

A.光耦；
B.变压器；
C.共模电感；
D.继电器

多项选择题

以字母为基准，允许的顶层丝印字符方向有（）。

A.从下往上；
B.从右往左；
C.从左往右；
D.从上往下

多项选择题

以下需要被锁定的对象有（）。

A.板框；
B.结构件；
C.板名；
D.螺丝孔

晶振电路布局布线要求（）

相关考题