在CMOS集成电路测试时，如果不用的输入端浮空，将会影响（）

A.增大Rc
B.减小Rc
C.减小Ib
D.增大Ib

A.输入信号幅度不得超过电源电压
B.关闭时，先断信号，再关电源
C.输入端不应浮空
D.闲置的输出端应接至VDD或VSS

A.计算机、示波器和直流电压表
B.计算机、稳压源和通用接口母线
C.计算机、测试功能或信号发生器和脉冲源
D.计算机、测试仪和接口总线