欢迎来到牛牛题库网 牛牛题库官网
logo
全部科目 > 建筑类 > 注册电气工程师 > 电气工程公共基础 > 电工电子技术 > 数字电子技术

单项选择题

在VHDL语言中,信号赋值语句使用的代入符是()

A.=
B.:=
C.<=
D.==

点击查看答案&解析
微信小程序免费搜题
微信扫一扫,加关注免费搜题

微信扫一扫,加关注免费搜题